PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-234043

(43)Date of publication of application: 18.10.1991

(51)Int.CL

H01L 21/78

(21)Application number: 02-030061

030061 (71)Applicant : ROHM CO LTD

(22)Date of filing:

09.02.1990


(72)Inventor: TANAKA YOSHINORI

MATSUMOTO YOSHIJI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent a wafer from defective separation by forming a mask along a dicing line on the rear surface of the wafer before an electrode is formed on the rear surface of the wafer, and removing this mask after the electrode is formed and before a sheet is affixed. CONSTITUTION: Resists 4a and 4h are formed on the front surface 1a and the rear surface 1b of a silicon wafer 1 respectively. The resist 4b is formed in a belt shape along a dicing line 1. And electrodes 5a and 5b are formed on the front surface 1a and the rear surface 1b of the silicon wafer respectively and the resists 4a and 4b are removed, and the silicon wafer 1 is made for halfdicing in the direction from the front surface 1a to the rear surface 1b by using a dicing saw 6, and diodes on the silicon wafer 1 are electrically separated. Then, an extensible wafer sheet 7 is affixed to the rear surface 1b of the silicon wafer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

@ 公開特許公報(A) 平3-234043

⑤Int.Cl. 3 H 01 L 21/78 識別記号 庁内整理番号 V 6940-5F

❸公開 平成3年(1991)10月18日

審査請求 未請求 請求項の数 1 (全5頁)

②特 願 平2-30061

❷出 願 平2(1990)2月9日

@発明者 松本 美司

京都府京都市右京区西院議崎町21番地 ローム株式会社内 京都府京都市右京区西院議崎町21番地 ローム株式会社内

の出 願 人 ローム株式会社 京都府京都市右京区西院蕭崎町21番地

四代 理 人 弁理士 中村 茂信

an tur sa

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) ウェハの表面及び裏面のそれぞれに電極を 形成し、このウェハを裏図より裏面に向けてハー フダインングし、このウェハ裏面にシートを貼着 したのち、このウェハをクラッキングし、前記 シートを引き伸ばしてウェハを個々のチップに分 知する半導体装置の製造方法において、

前記ウェハ塩面に電腦を形成する前に、この裏 面にダイシングラインに沿ってマスクを形成し、 電傷形成後シート貼着前にこのマスクを除去する ことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(イ) 産業上の利用分野

この発明は、ダイオード、トランジスタ、IC 等の半導体装置の製造方法に関し、詳しく言えば ウェハの分割不良防止に関する。

(ロ) 従来の技術

従来の半週体装置の製造方法を、ダイオードの 場合を例に取り、第2図(a)~(e)を参照しながら説 明する。 筑 2 図(a)では、 N・ のシリコンウェハ 1 1に、然鉱散等の手段により、N層 1 2 b、P・ 暦 1 2 a を順に形成し、P - N接合を得た状態を 示している。13は、シリコン酸化膜である。 シリコンウェハ11の表面11a、 裏面11 b には、それぞれ電極 1 5 a 、 1 5 b が形成される (第2図回参照)。これら電極15a、15bは、 金鷹材料を真空落着、スパッタ、印刷あるいはめ っきにより成膜したものである。電極15a、! 5 b の形成されたシリコンウェハ11は、ダイシ ングラインに拾って、表面11aより裏面1.1b に向けてハーフダイシングされる (第2図に)参 服】。ハーフダイシングとは、シリコンウェハ1 1の裏面115側を切断しないで少し残すことで あり、ダイシング溝16aにより、ウェハの形態 を保ったままで、各ダイオードが電気的に分裂さ れる。従って、この状態で各ダイオードの特性を 順次チェックして行く。なお、ハーフダイシング

特開平3-234043(2)

は、上述のように、シリコンウェハ車順例の電極 が比較的薄く形成されている場合に適用されるダ イシング方法である。

さらに、シリコンウェハ區面1 1 b には低齢性を有するウェハシート 1 7 が眩竜される (第2回 (如参照)。ウェハシート 1 7 を貼着した状態で、シリコンウェハ 1 1 を 5 テップ 1 8 に分割する。モレて、フリコンウェハシート 1 7 を 引き伸ばすと、各チップ 1 8 が一つ一つ分 胆 する (第2回 の)を)。こうじて 分置されたチップ 1 8 を、コレット等で吸着し、リード上にダイポンディングする。

(ハ) 発明が解決しようとする課題

上記従来の半馬体数区の製造方法では、シリコ ンカェハ・1 1をクラッキングして、ウェハシート 1 7を引き伸ばす際、電腦15 bを構成する金属 のじん性により、チップ 18 同志が完全に分離 ず、第2 図(f)に示すようにつながった状態を ことがある。このようにチップ 6 8 か切り切する いると、ダイネンディングの前に手でり割する 嬰があり、別品不良にもつながる。

この発明は、上記に鑑みなされたもので、ウェ ハの分割不良を防止できる、半導体装置の製造方 法の提供を目的としている。

(二)提酬を解決するための手段

上級援助を解決するため、この発列の半導体能 値の製造力体は、ウェハの表則及び臨間のそれぞ れに質核を形成し、このウェハを表面にり 向けてハーフダイシングし、このウェハ臨間に シートを貼着したのち、このウェハをクラッキン グし、所配シートを引き仲はしてウェハを サップに分割する方法において、前記ウェハを加 に質様を形成する前に、この直面にダイシングラ インに拾ってマスクを除成し、電極形成後シート 貼着前にこのマスクを缺去することを特徴とする ものである。

(ホ) 作用

この発明の半導体装置の製造方法では、マスク があった所には電極が形成されない。 従って、 ウェハ裏面では、ダイシングラインに沿って電極

が形成されていないことにより、クラッキングの 際に、電極金属のじん性により生じる分割不良を 防止することが可能となる。

(へ) 実施例

この発明の一支施例を第1回に基づいて以下に 説明する。

第1回向は、シリコンウェハ1の断面を示している。このシリコンウェハ1は、例えばN・型のリコンで、その表面1a側には、N層2b、P-用2aが熱拡散履等の手段により形成され、P-N接合が構成される。3は、シリコン酸化段(SIO。)であり、P・周2a表面を除いてシリコンウェハ表面1aを被費する。

シリコンウェハ1の表面 1 a、裏面 1 b には、 それぞれレジスト 4 a、 4 b が形成される (第 1 図の参解)。 レジスト 4 a は、表面 1 a の電話を パターン付けするものである。また、レジスト 4 b は、ダイシングライン&に沿って帯状に形成さ れる。これらレジスト 4 a、 4 b は、例えばホレ レジストを運用1 a、高面 1 b にそれでスピン コートし、ホトマスクを用いて露光した後、現像 して不理郎分を除去するホトリソグラフィーを適 用して形成する。

シリコンウェハ表面 1 a、 車面 1 b に は、 真空 蒸着、 スパックリング、 印刷等の手段を適用して、 それぞれな極 5 a、 5 b が形成される (第 1 図 (2) 参 関)

そして、レジスト4 a、4 bをそれぞれ刺刺する(第1回回参照)。シリコンウェハ選四1電板のは、ダイシングライン&に陥って、帯状に電極の形成されていない部分が現れる(第1回回参照)、なお、レジスト5 a、5 bには、その上に電優が形成されにくい材質が好ましい。これはレジスト制節時に電路の分か一緒に剥がれるのを防止するためである。

シリコンウェハ1は、実面1aより裏面1bに向けて、ダイシングソウ6を用いてハーフダイシングソウ6を用いてハーフダイシングは、ダイハ1の ライン2に沿って行われ、シリコンウェハ1の 面1b側の総分1cは切断せずに残しておく。ダ

特用平3-234043 (3)

イシングソウ6によるダイシング課6aによりシ リコンウェハ1上のダイオードがそれぞれ電気的 に分離される。この状態で、各ダイオードにアローブをあてて、その特性を検査し、不良のあるダ イオードにはマークを付しておく。

次に、シリコンウェハ裏図16に、延伸性を有するウェハシート7が貼着される (第1図回参 配)。このウェハシート7は、第1図回には示し ていないが、シリコンウェハ1の外形よりも大き くされている。

この状態でシリコンウェハ 1 をクラッキングして、個々のチップ 8 に分割する。すなわち、シリコンウェハ 1 のダイシングせずに残した部分 1 にクラックを入れる。そして、ウェハシート7 を引き伸ばせば、シリコンウェハ1 がチップ 8 に分割する (気 1 図 10 (0 参嗣).

電優5 bは、ダイシングラインをに沿う部分に は形成されていないから、電優5 bにクラックを 入れて分割する必要がなくなり、チップ8 がつな がったままになる分割不及は生じない。従って、

図、第2図的、第2図的、第2図的、第2図的及び第2図的は、それぞれ従来のダイオードの製造工程を順に設明する図、第2図们は、この従来のダイオードの製造工程の問題点を説明する図であ

1:シリコンウェハ、4a・4b:レジスト、 5a・5b:質極、 7:ウェハシート、

8:チップ、 2:ダイシングライン

特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 チップ 8 を手で分削する手間が省け、製品不良も 生じにくくなる。

分離されたチップ 8 は、不良のものを除いて、 コレット等に吸着され、図示しないリード等の上 にダイボンディングされる。


なお、上記実施例では、ダイオードについて説明しているが、この発明はトランジスタ、IC等 ウェハをチップに分割する工程を要する、すべて・ ウェルをチップに分割する工程を要する、すべて・ の半落体設置の影響に適用可能である。


(ト)発明の効果


以上就明したように、この発明の半端体数型の 製造力化は、ウェハ區面に質極を形成する前に、 この面面にダインングラインに持ってマスクを除 成し、電極形成後シート貼着前にこのマスクを除 ますることを特徴とするものであるから、ウェハ の分割不良を有効に防止することができる。

4. 図面の簡単な説明

第 2 図 (a)








(4)

特開平3-234043 (4)



特開平3-234043 (5)

